欢迎来到弘毅网！本网站现已开通校园用户注册，校园用户仅限合作校园IP段内注册！已注册的校园用户账号可于校外免费访问本资源库！
加入收藏
设为首页
时间：2016-01-13 11:01 作者： 来源： 人气：
1、用逻辑们和cmos电路实现ab+cd
2、用一个二选一mux和一个inv实现异或
3、给了reg的setup,hold时间，求中间组合逻辑的delay范围。
4. 如何解决亚稳态
5. 用verilog/vhdl写一个fifo控制器
6. 用verilog/vddl检测stream中的特定字符串
（责任编辑：职场达人）
上一篇：飞利浦Philips笔试经历
下一篇：索尼笔试题目精华
